PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06215584 A

(43) Date of publication of application: 05.08.94

(51) Int. CI

G11C 16/06

(21) Application number: 05004303

(22) Date of filing: 13.01.93

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

ATSUMI SHIGERU BANBA HIRONORI

KURIYAMA MASAO


(54) NONVOLATILE SEMICONDUCTOR STORAGE AND STORAGE SYSTEM USING THAT

(57) Abstract:

PURPOSE: To enlarge the margin in drain disturbance resistance, to improve program efficiency and to accelerate the erasure by dispersing and holding whether refreshing is ended or not instead of a refresh counter at every refresh block.

CONSTITUTION: A storage is constituted of a memory cell array 1 with 4M bits, a flag cell array 2, an address buffer 3, a refresh control circuit 4, an 8 bits latch circuit 5 and an address register AR. The memory cell array 1 consists of 1024 pieces of en bloc erasure blocks EB, and selects one among the en bloc erasure blocks with upper 10 bits among 19 bits of address MA, and selects 8 pieces among the memory cells in the en bloc erasure block with lower bits. The array 2 has 1024 bits of nonvolatile flag cell. The latch circuit 5 reads out the data of the memory cell in the array 1 under the control of the circuit 4 to store it temporarily at a refreshing time. The address register AR stores an address used for a refreshing time temporarily.

COPYRIGHT: (C)1994, JPO& Japio



		•	į	
	(3)	А	ĭ	: •
				-
				-
				•
				•
				•:
**				
				4.0
	41			
	*			
		9		



(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-215584

(43)公開日 平成6年(1994)8月5日


(51)Int.Cl. ⁶ G11C.16/06	識別記号 6866-5L 6866-5L		FI	F I				
			G11C 17/00	309 A 309 C			÷ ,	
	. •	•	審査請求	未請求	請求項0)数8	OL	(全14頁)
(21)出願番号	特願平5-4303		(71)出願人	00000307				
(22)出願日	平成5年(1993)1	月13日	(72)発明者	渥美 滋 神奈川県	川崎市幸川崎市幸	区小向	東芝町	地 1番地 株
			(72)発明者	番場 博神奈川県		区小向	東芝町	1番地 株
			(72)発明者					1番地 株
			(74)代理人	弁理士	鈴江 武	彦		

(54) 【発明の名称】不揮発性半導体記憶装置およびこれを用いた記憶システム

(57)【要約】

【目的】ドレインディスタープ耐性のマージンを大きく し、プログラム効率の向上及び消去の高速化を図る。

【構成】小さな一括消去ブロックに分離され、ブロックの消去を行った後に、メモリセルのデータを読み出し、同じデータを再び書込むリフレッシュ動作を行う不揮発性半導体記憶装置において、リフレッシュカウンタの代わりにリフレッシュ済みか否かをリフレッシュブロック毎に分散して保持する。本発明を用いると、ドレインディスターブ耐性のマージンが大きくなり、プログラム効率の向上及び消去の高速化を図ることが出来る。さらに、リフレッシュカウンタを不揮発性メモリセルを用いて構成しても、書き込み・消去の集中が起こらない。



【特許請求の範囲】

○【請求項1】 MOSトランジスタのしきい値が消去状態及び書き込み状態をとることによりデータを記憶する複数の不揮発性メモリセルが行列状に配置され、当該複数の不揮発性メモリセルは同時に消去されるN個の一括消去ブロックに区分され、さらに当該複数の不揮発性メモリセルはM個のリフレッシュブロックに区分された不揮発性メモリセルアレイと、

前記リフレッシュブロックにそれぞれ対応して設けられ、MOSトランジスタのしきい値が消去状態及び書き 10 込み状態をとることにより イビットのデータを記憶する、1番目からM番目まで順序づけされたM個の不揮発性のフラグセルからなるフラグセルアレイと、

前記フラグセルアレイに記憶されたデータを1番目から順に読み出し、最初に消去状態であるフラグセルに到達したら当該フラグセルが書き込み状態をとるよう書き込み動作を行うとともに当該フラグセルに対応するリフレッシュプロックの不揮発性メモリセルに対し読み出したデータを同じデータを書き込むリフレッシュ動作を行い、前記フラグセルアレイに記憶されたデータを1番目 20から順に読み出した結果、フラグセル最後のフラグセルに到達した場合には全てのフラグセルが消去状態をとるよう消去動体を行うリフレッシュ動作制御手段とを具備することを特徴とする不揮発性半導体記憶装置。

【請求項2】 MOSトランジスタのしきい値が消去状態及び書き込み状態をとることによりデータを記憶する複数の不揮発性メモリセルが行列状に配置され、当該複数の不揮発性メモリセルは同時に消去されるN個の一括消去ブロックに区分され、さらに当該複数の不揮発性メモリセルはM個のリフレッシュブロックに区分された不揮発性メモリセルアレイと、

前記リフレッシュブロックにそれぞれ対応して設けられ、MOSトランジスタのしきい値が消去状態及び書き込み状態をとることにより1ビットのデータを記憶する、1番目からM番目まで順序づけされたM個の不揮発性のフラグセルからなるフラグセルアレイと、

N個の前記一括消去ブロックのうちの一つに対し消去動作を行う際に、前記フラグセルアレイに記憶されたデータを1番目から順に読み出し、最初に消去状態であるフラグセルに到達したら当該フラグセルが書き込み状態を 40 とるよう書き込み動作を行うとともに当該フラグセルに対応するリフレッシュブロックの不揮発性メモリセルに対し読み出したデータと同じデータを書き込むリフレッシュ動作を行い、前記フラグセルアレイに記憶されたデータを1番目から順に読み出した結果、最後のフラグセルに到達した場合には全てのフラグセルが消去状態をとるよう消去動作を行うリフレッシュ動作制御手段とを具備することを特徴とする不揮発性半導体記憶装置。

【請求項3】 前記不揮発性メモリセルアレイのリフレッシュプロックの選択に用いるデコーダと前記フラグセ

ルアレイのフラグセルの選択に用いるデコーダとを共通 にすることを特徴とする請求項1ないし2記載の不揮発 性半導体記憶装置。

【請求項4】 前記フラグセルの個数がM-1個であることを特徴とする請求項1ないし2記載の不揮発性半導体記憶装置。

○【請求項5】 MOSトランジスタのしきい値が消去状態及び書き込み状態をとることによりデータを記憶する複数の不揮発性メモリセルが行列状に配置され、当該複数の不揮発性メモリセルは同時に消去されるN個の一括消去ブロックに区分され、さらに当該複数の不揮発性メモリセルはM個のリフレッシュブロックに区分された不

揮発性メモリセルアレイと、

- 前記リフレッシュブロックにそれぞれ対応して設けられ、MOSトランジスタのしきい値が消去状態及び書き込み状態をとることにより1ビットのデータを記憶する、1番目からM番目まで順序づけされたM個の不揮発性のフラグセルからなるフラグセルアレイと、
- 前記フラグセルアレイに記憶されたデータを1番目から 順に読み出し、最初に消去状態であるフラグセルに到達 したら当該フラグセルが書き込み状態をとるよう書き込 み動作を行うとともに当該フラグセルに対応するリフレッシュブロックの不揮発性メモリセルに対し読み出した データと同じデータを書き込むリフレッシュ動作を行い、前記フラグセルアレイに記憶されたデータを1番目 から順に読み出した結果、フラグセル最後のフラグセルに到達した場合には全てのフラグセルが消去状態をとるよう消去動作を行うリフレッシュ動作制御手段とを具備することを特徴とする記憶システム。
- 30 〇【請求項6】 MOSトランジスタのしきい値が消去状態及び書き込み状態をとることによりデータを記憶する複数の不揮発性メモリセルが行列状に配置され、当該複数の不揮発性メモリセルは同時に消去されるN個の一括消去プロックに区分され、さらに当該複数の不揮発性メモリセルはM個のリフレッシュプロックに区分された不揮発性メモリセルアレイと、

前記リフレッシュブロックにそれぞれ対応して設けられ、MOSトランジスタのしきい値が消去状態及び書き込み状態をとることにより1ビットのデータを記憶す

40 る、1番目からM番目まで順序づけされたM個の不揮発性のフラグセルからなるフラグセルアレイと、 N個の前記一括消去ブロックのうちの一つに対し消去動作を行う際に、前記フラグセルアレイに記憶されたデー

作を行う際に、前記フラグセルアレイに記憶されたデータを1番目から順に読み出し、最初に消去状態であるフラグセルに到達したら当該フラグセルが書き込み状態をとるよう書き込み動作を行うとともに当該フラグセルに対応するリフレッシュプロックの不揮発性メモリセルに対し読み出したデータと同じデータを書き込むリフレッシュ動作を行い、前記フラグセルアレイに記憶されたデータを1番日から順に誇み出したは思しませま。

ッシュプロックの選択に用いるデコーダと前記フラグセ 50 ータを1番目から順に読み出した結果、最後のフラグセ

かりい

10

3

ルに到達した場合には全てのフラグセルが消去状態をとるよう消去動作を行うリフレッシュ動作制御手段とを具備することを特徴とする記憶システム。

【請求項7】 前記不揮発性メモリセルアレイのリフレッシュブロックの選択に用いるデコーダと前記フラグセルアレイのフラグセルの選択に用いるデコーダとを共通にすることを特徴とする請求項5ないし6記載の記憶システム。

【請求項8】 前記フラグセルの個数がM-1個であることを特徴とする請求項5ないし6記載の記憶システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は不揮発性半導体記憶装置に関する。特にメモリセルが浮遊ゲートを有するMOSトランジスタからなり、小さな一括消去ブロックにメモリセルアレイが区分された不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】従来の不揮発性半導体記憶装置に、小さ 20 な一括消去プロックにメモリセルアレイが区分されたものがある。このようにすると、小さなピット列からなるデータを頻繁に書き換えるような用途に適するメモリシステムを構成することが出来る。例えば、ワード線数本単位で一括消去プロックを構成する例が発表されている

(Symposium on VLSI Technology, pp77-78, 1991). 【0003】しかし、浮遊ゲート及び制御ゲートを積層 構成したスタック型メモリセルからなる不揮発性半導体 記憶装置において、ワード線1本もしくは数本で一括消 去ブロックを構成した場合に問題となるのはドレインデ ィスタープである。ここでいうドレインディスタープと は、書き込み及び消去を頻繁に行う一括消去プロックと データの更新をほとんど行わない一括消去ブロックとが 同じビット線を介して並存する場合、後者のプロック内 のメモリセルの書き込みデータが徐々に失われてゆく現 象である。ホットキャリアを用いて書き込みを行う際に は、書き込みセルのドレインと制御ゲートに高電圧を印 加し、浮遊ゲートに電子を注入する。この際に、書き込 みセルとピット線を介して接続された非選択セルのドレ インにも電圧が印加されてしまい、トンネル電流により 浮遊ゲートの電子が徐々に消失してしまう。

[0004]

【発明が解決しようとする課題】上記したように、従来の不揮発性半導体記憶装置においてワード線1本もしくは数本で一括消去ブロックを構成した場合には、ドレインディスターブにより非選択メモリセルのデータが徐々に消失したしまうという問題があった。

【0005】本発明は、上記欠点を除去し、メモリセル アレイを小さな一括消去ブロックに区分した場合に発生 するトレインディスターブを保障する不揮発性半導体記 50

憶装置を提供することを目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するため に、本発明では、MOSトランジスタのしきい値が消去 状態及び書き込み状態をとることによりデータを記憶す る複数の不揮発性メモリセルが行列状に配置され、当該 複数の不揮発性メモリセルは同時に消去されるN個の一 括消去プロックに区分され、さらに当該複数の不揮発性 メモリセルはM個のリフレッシュブロックに区分された 不揮発性メモリセルアレイと、前記リフレッシュプロッ クにそれぞれ対応して設けられ、MOSトランジスタの しきい値が消去状態及び書き込み状態をとることにより 1 ビットのデータを記憶する、1番目からM番目まで順 序づけされたM個の不揮発性のフラグセルからなるフラ グセルアレイと、前記フラグセルアレイに記憶されたデ ータを1番目から順に読み出し、最初に消去状態である フラグセルに到達したら当該フラグセルが書き込み状態 をとるよう書き込み動作を行うとともに当該フラグセル に対応するリフレッシュプロックの不揮発性メモリセル・ に対し読み出したデータと同じデータを書き込むリフレ ッシュ動作を行い、前記フラグセルアレイに記憶された データを1番目から順に読み出した結果、M個のフラグ セルが全て書き込み状態である場合には全てのフラグセ ルが消去状態をとるよう消去動作を行うリフレッシュ動 作制御手段とを具備することを特徴とする不揮発性半導 体記憶装置を提供する。

[0007]

【作用】本発明で提供する手段を用いると、リフレッシ ュブロックの不揮発性メモリセルに対し読み出したデー タと同じデータを書き込むリフレッシュ動作を行うた め、ドレインディスターブによって漸次的に消失してゆ くデータを回復できる。このとき、リフレッシュを行う リフレッシュプロックの特定にフラグセルを用いる。順 序づけされたフラグセルを1番目から順に走査し、最初 に消去状態にあるフラグセルに到達したら、対応するリ フレッシュプロックの不揮発性メモリセルをリフレッシ ュする。また、全てのフラグセルが書き込み状態である 場合は全フラグセルを消去し初期状態に戻す。このよう に、フラグセルを不揮発性記憶としたことにより電源を 切っても次にリフレッシュを行う番地を記憶しておくこ とが出来、さらに、各リフレッシュブロックに対応させ て設けることによりフラグセルアレイに対する書き込み **/消去の集中も起こらなくなる。**

[0008]

【実施例】まず始めに、不揮発性半導体記憶装置に対するリフレッシュ動作について説明する。

【0009】図1は、リフレッシュ動作を同時に行った 不揮発性半導体記憶装置の消去のフローチャートを示し でいる。

【0010】ここでは、図2に示すような2048(2

20

K) 行、2048 (2K) 列の不揮発性メモリセルから なる4Mピットの容量を有するメモリセルアレイを有 し、ワード線2本で1つの一括消去ブロックが構成され る不揮発性半導体記憶装置を仮定している。この不揮発 性半導体記憶装置は1024個の一括消去プロックから なっている。19ビットのアドレスMAのうち、上位1 0 ピットにより一括消去ブロックEBのうちの一つが選 択され、下位9ビットにより一括消去プロックEB内の 8個のメモリセルが特定される。これら各ブロック内の メモリセルには独立してデータを書込むことができ、消 10 去は常に同時に行われる。またアクセス及びその出力は 8ピット毎にDout 端子を介して行われる。

【0011】図3にこの不揮発性半導体記憶装置に用い る不揮発性メモリセルであるスタック型メモリセルの構 成を示す。すなわち、P型半導体基板110、表面に形 成されたN型拡散領域からなるソース領域111及びド レイン領域112、基板上にゲート酸化膜113を挟ん で形成されたポリシリコンからなる浮遊ゲート114、 ゲート酸化膜115を挟んで形成されたポリシリコンか らなる制御ゲート116からなる。

【0012】このメモリセルへの書込み、消去及び読み 出しは図4に示すような電圧を制御ゲート、ドレイン、 ソースに印加することにより行う。すなわち、書込み時 は制御ゲートに10V、ドレインに5V、ソースに0V の電圧を印加する。このようにすると、ドレイン・ソー ス間にかかる電界で加速された電子の一部が制御ゲート に印加された電圧に引かれ、浮遊ゲートに注入される。 この浮遊ゲートに注入された電子は容易には放出され ず、このMOSトランジスタのしきい値の変化として固 定される。消去状態すなわち書込み前のしきい値は2 V 程度を中心に分布しているが(この状態を一般に"1" もしくは消去状態と呼ぶ)、上述のような書込みがなさ れると、しきい値は6 V程度(この状態を一般に"0" もしくは書き込み状態と呼ぶ)に上昇する。

【0013】このメモリセルの消去は、制御ゲートに一 10V、ソースに5Vを印加、ドレインを開放して行 う。このようにすると、浮遊ゲートに蓄積されていた電 子がソース側から引抜かれる。消去がなされると、しき い値は6V程度から2V程度に下降する。

【0014】このメモリセルの読み出しは、制御ゲート に5V、ドレインに1V、ソースに0Vを印加すること により行う。このようにすると、"1"セルには電流が 流れるが、"0"セルには電流が流れない。読み出しデ ータの検出は図示しないが、ダミーセルに流れる電流と 比較することにより行う。

【0015】この不揮発性半導体記憶装置のブロックの 詳細を図5に示す。すなわち、ワード線123とピット 線124が交差するようにそれぞれ2048本、204 8本平行に配設されている。それぞれの交点にに上述し いる。このメモリセル121はドレインがピット線12 4に、制御ゲートがワード線123に接続されている。 ワード線123の選択はロウデコーダ103によって行 う。またビット線124の選択は図示しないがカラムデ コーダによって選択される。この不揮発性半導体記憶装 置は8ピット並列出力 (×8型) なので、カラムデコー ダは2048本のピット線124から8本を選択し、読 み出し用のセンスアンプに接続する。

【0016】さらに、この不揮発性半導体記憶装置は上 述したように、ワード線2本毎に一括消去ブロックを構 成している。このブロックに含まれる全メモリセルのソ ースはまとめて共通ソース線125に接続されている。 この共通ソース線125の選択は、ブロックデコーダ1 28によって行う。

【0017】続いて、図1を用いて消去動作を説明す る。この消去動作はインテリジェント消去と呼ばれ、ベ リファイ及び消去を小刻みに行い、過剰消去を防止して いる。また、本発明で新規に提供するリフレッシュ動作 を具備している。本実施例では消去終了後にこのリフレ ッシュ動作を具備している。初めに、消去ブロック内の 全メモリセルに"0"を書込む。これは、"1"セルの みに"0"を書込んでも良いし、さらに簡単に、全メモ リセルについてすでに書込まれているデータに関わらず "0"を書込んでも良い。後者は、書込みを深く行って もメモリセルのしきい値の上昇が飽和する場合に有効で ある。続いて、ブロック内アドレスAdを0にセットす る。続いて、10msの間消去を行い、続いてベリファ イを行う。ベリファイで再び読み出したデータが全て "1"に消去されていることを確認し、消去されてなけ れば再び消去する。消去が正常に行われていれば内部ア ドレスをインクリメントして、再びベリファイ動作を続 ける。全てのブロック内アドレスのベリファイが終了し たら続いて、リフレッシュ動作を行う。

【0018】リフレッシュ動作は、メモリセルのデータ を読み出し、同じデータを再び書込む動作である。DR AMのリフレッシュとは異なり、読み出しは非破壊的で あり、定期的に行う必要もない。リフレッシュ動作は所 定のアドレスを入力し、このアドレスのメモリセルのデ ータを読み出し、同じデータを再び書込む。この制御は チップ内部で自動に行っても良いし、チップ外部の例え ばメモリシステムコントローラによって行っても良い。 また、計算機と接続して用いる場合にはその計算機のオ ペレーティングシステムから制御しても良い。

【0019】リフレッシュ動作は消去毎に異なる一括消 去ブロックを選択するように、アドレスを入力する。本 実施例の例の不揮発性半導体記憶装置は2行で一括消去 ブロックEBが構成され、一つの一括消去ブロックEB にはメモリセルは4048個あり、これらは8ビット毎 に選択されるため、512回の読み出し及び書き込みを たスタック型のメモリセル121が行列状に並べられて 50 続けて行えば良い。例えば、アドレスを0000Hから

01FFHまで変化させ、そのデータをチップ外部に読 み出し、このデータを保存する。続いて、同じデータを もとのメモリセル(0000Hから01FFH番地)に 再書込みする。このようにして一括消去ブロックEB1 のリフレッシュが行われる。このとき、書込みに先立っ て消去を行う必要はない。書込みの深さを深めるのが目 的であるからである。このように消去動作に引続きある 一括消去ブロックのリフレッシュを行うことによりその 一括消去ブロックに属するメモリセルのドレインディス タープによるデータの漸次的な破壊をくい止めることが 10 出来る。もちろん、リフレッシュ動作は一つの一括消去 ブロックのみに行うのではなく、全ての一括消去ブロッ クについてまんべんなく行う必要がある。このため、次 に消去動作を行うときは2個目の一括消去ブロックEB 2 についてリフレッシュ動作を行う。例えば、アドレス を0200Hから03FFHまで変化させて読み出し及 び同じデータの書込みを行う。このため、どの一括消去 プロックまでリフレッシュを行ったかをメモリシステム コントローラやオペレーティングシステム等が記憶して おく必要がある。また、全ての一括消去ブロックのリフ 20 レッシュが終了したら、再び最初の一括消去ブロックか

【0020】もちろん、512回続けて読み出し、51 2回続けて書込みを行わず、読み出し及び書込みを51 2回繰返しても良い。むしろこのようにすると、チップ 外部に保存するデータは4096ピットから8ピットに 大きく減少する。このことは、リフレッシュ制御を外部 のメモリコントローラにより行う場合にはメモリコント ローラのラッチ数を低下させ、オペレーティングシステ ムとマイクロプロセッサによってリフレッシュ制御する 30 場合はマイクロプロセッサの汎用レジスタをデータ退避 に用いることが出来るため高速にリフレッシュ動作が行 える。

らリフレッシュを行う。

【0021】以上のように一括消去ブロック単位でリフ レッシュを行うことにより、ドレインディスターブによ り漸次的に失っていくデータを回復できる。しかし、こ のリフレッシュは時間のかかる消去を伴わず、また、時 間のかかる消去とともに行うので実質的な消去時間のの びはごくわずかである。例えば、一回の書込み時間を1 0μsとすると、リフレッシュ動作はこれを512回行 40 うため、約5.1msかかる。しかし、従来の消去時間 は約100msかかっていた。従って、実質的な消去時 間の伸びは僅かに5.1パーセントである。

【0022】しかし、ドレインストレスの改善はこれに 比べて非常に大きい。以下、従来のようにリフレッシュ を行わない時のドレインストレスの総時間を計算する。 自分以外のワード線が選択され、これに"0" 書込みが なされたときにドレインストレスがかかる。この合計時 間は、

 $(2048-2) \times 10 \mu s$

である。これが、105回繰返されるとき(他のブロッ クのデータばかり書換を行った場合) が最悪の場合であ るから、

 $(2048-2) \times 10 \mu s \times 10^{1} \square \sim 2000 se$

となる。ところが、リフレッシュを用いると、1プロッ ク消去毎に1ブロックのメモリセルをリフレッシュす る。従って、本発明のドレインストレスは最悪の場合で、

 $(2048-2) \times 10 \mu s \sim 20 ms$ である。リフレッシュ動作を行うことにより、飛躍的に 改善されていることがわかる。 [図6] は特定のワード 線(2048-2)本を選択して書換えた場合の書換回 数に対する非選択ワード線のドレインディスターブ起因 の"0"セルの最低しきい値電圧の変化を示している。 従来技術では約2×10¹ 回の書換でしきい電圧が5V を割込み、データの反転が起っているが、一方本発明に よると、リフレッシュによってしきい電圧は上昇してい るがデータの変質は起きない。

【0023】これによって、ドレインディスタープ耐性 が律速していた、プログラム効率及び消去速度の向上が 可能になった。従来は、ドレインストレスによりデータ が容易に反転しない為の対策として、セルのドレイン濃 度を低濃度化することで可能だが、逆にこれはプログラ ム効率を劣化させていた。また、プログラム効率を向上 するため、ドレイン近傍のチャネル不純物量を増すと逆 に消去速度が低下する。このように、従来ではプログラ ム効率及び消去速度を同時に向上することが出来なかっ たが、本発明によりドレインディスターブ耐性のマージ ンが大きくなったためプログラム効率及び消去速度がと もに向上できる。

【0024】以上、リフレッシュ動作の概要を説明し た。上述したようなリフレッシュ動作を不揮発性半導体 記憶装置において行う際には、次にリフレッシュを行う 一括消去ブロックのブロックアドレスを保存しておく必 要がある。上述の例ではSRAM等に保存する場合を想 定したが、不揮発性半導体記憶装置の「電源を遮断して もデータが消失しない」という特徴を発揮できない。電 源を遮断してもデータを消失させないためには、リフレ ッシュを行うプロックのアドレスを不揮発性メモリセル などで記憶させておく必要がある。しかし、2進バイナ リカウンタを不揮発性メモリセルで構成すると、リフレ ッシュの度毎にパイナリカウンタを更新する必要があ り、バイナリカウンタに用いた不揮発性メモリセルに書 き込み/消去が集中してしまう。任意の一括消去ブロッ クに消去動作を行う際に必ずリフレッシュを行うとする と、バイナリカウンタに用いた不揮発性メモリセルには 一括消去プロックの個数倍のストレスがかかる。以下に 説明するように、本発明はフラグセルを不揮発性記憶と 50 したことにより電源を切っても次にリフレッシュを行う

番地を記憶しておくことが出来、さらに、各リフレッシ ュプロックに対応させてフラグセルを設けることにより フラグセルアレイに対する書き込み/消去の集中も起こ らなくなる。

【0025】図7は本発明の第1の実施例の不揮発性半 導体記憶装置にかかわる回路構成図である。すなわち、 4 M ピットのメモリセルアレイ1と、フラグセルアレイ 2と、アドレスバッファ3と、リフレッシュ制御回路4 と、8ピットラッチ回路5とアドレスレジスタARとか らなる。メモリセルアレイ1は1024個の一括消去ブ 10 ロックEBからなり、19ビットのアドレスMAのうち 上位10ビットで一括消去ブロックのうちの一つが選択 され、下位9ビットで一括消去ブロック内のメモリセル のうち8個が選択される。また、1024個のリフレッ シュブロックに区分されており、この実施例ではリフレ ッシュブロックと一括消去ブロックは一致している。す なわち、19ビットのアドレスMAのうち上位10ビッ トで一括消去ブロックのうちの一つが選択される。フラ グセルアレイ2は内部に1024ビットの不揮発性フラ グセルを有し各々のフラグセルは順序づけされており、 一括消去ブロックに対応する。アドレスバッファ3は外 部から入力された19ビットのアドレスをラッチし、内 部アドレスとしてアドレスMAを生成する。リフレッシ ユ制御回路4は後述するような動作を行う。ラッチ回路 5はリフレッシュ時に、リフレッシュ制御回路4の制御 の下でメモリセルアレイ1内のメモリセルのデータを読 み出し、一時的に格納する。アドレスレジスタARはリ フレッシュ動作を行う際に用いるアドレスを一時的に格 納するレジスタである。

【0026】図8の(a) にメモリセルアレイ1の詳 細、(b) にフラグセルアレイ2の詳細、(c) にアド レスレジスタARの詳細を示す。

【0027】メモリセルアレイは上述したように102 4個の一括消去ブロックもしくは1024個のリフレッ シュプロックから成るが、各々の一括消去ブロックはワ ード線WL2本からなる。1ワード線には2048個の 図3に示したような不揮発性メモリセル11が接続さ れ、それぞれはワード線WLに直交するビット線BLに 接続されている。ワード線WLは合計2048本ある が、これは図示しないデコーダがアドレスMAをデコー 40 ドすることにより選択する。

【0028】フラグセルアレイは簡単のため、一本の出 力線OLに1024個の不揮発性のフラグセルFCが接 続された構造を示してある。なお、現実的なフラグセル アレイの構成は後述する。10ビットのフラグアドレス FAをデコーダ22がデコードし、フラグセルFCのう ちの一つを選択する。各々のフラグセルFCはリフレッ シュブロックRBに対応している。

【0029】アドレスレジスタARは10ピットの上位 アドレスレジスタUARと9ビットの下位アドレスレジ 50 はシーケンサで容易に行える。

スタLARとからなる。両者を結合して19ピットのア ドレスレジスタとなり、アドレスMAを生成するが、上 位アドレスレジスタUARはフラグアドレスFAを生成 する。信号 Ø1 により上位アドレスレジスタUARは1 インクリメントされ、信号 Ø2 により下位アドレスレジ スタLARは1インクリメントされる。

【0030】ここで、フラグセルに保持されたデータの 状態について説明する。例えば、5番目のリフレッシュ プロックまでリフレッシュが終了しており、次に行うリ フレッシュでは6番目のリフレッシュブロックについて 行う場合には、FC1 からFC5 は書き込み状態すなわ ち "0" が保持されており、F C6 からF C1024には消 去状態"1"が保持されている。後述するように、リフ レッシュ制御回路4は順次フラグセルを操作し、次にリ フレッシュを行うリフレッシュブロックを特定する。す なわち、FC1 から順に読み出しを行い、最初に"1" セルを読み出したとき、そのフラグセルに対応するリフ レッシュプロックのリフレッシュを行う。リフレッシュ が終了したら、対応するフラグセルに書き込みを行い、 "0" セルとする。また、最後のセルに到達した場合に、 は全フラグセルの消去を行う。以下、これを詳細に説明

【0031】図9にリフレッシュ制御回路4の動作のフ ローチャートを説明する。

【0032】外部からリフレッシュ信号Refが入力さ れるとリフレッシュ制御回路4はリフレッシュ動作の制 御を開始する(201)。始めに、アドレスレジスタA R内のUAR及びLARを0番地にリセットする (20 2)。続いて、フラグアドレスFAすなわちUARの示 すフラグセルのデータを読み出す (203)。ここで、 読み出したデータが"1"か否かを判定し(204)、 "1"でなければめ1を出力してUARを 1 インクリメ ントし(205)、フラグセルの読み出しに戻る。フラ グセルデータが"1"であれば引き続いてリフレッシュ 動作を行う(206)。これは、上述したように、リフ レッシュブロックの不揮発性メモリセルに対し読み出し たデータと同じデータを書き込む。9ピットのLARを 順次インクリメント (ø2 を出力することにより) して 8ピットずつ8ピットラッチ回路5を介してリフレッシ ュを行う。LARは000Hから1FFHまで増加させ る。続いて、UARがFC1024を示しているか否か、す なわち最後のリフレッシュプロックR B1024を示してい るか否かを検出する (207)。この結果、FC1024で ないときは当該フラグセルに書き込みを行い、"0"セ ルとする(208)。FC1024である場合は、全フラグ セルの消去を行う(209)。以上の動作を経てリフレ ッシュ動作が終了する (210)。

【0033】以上、リフレッシュ制御回路4をフローチ ャートを用いて説明したが、このフローチャートの実現

【0034】このように、リフレッシュ制御回路4は、 フラグセルアレイに記憶されたデータを 1 番目から順に 読み出し、最初に消去状態であるフラグセルに到達した ら当該フラグセルが書き込み状態をとるよう書き込み動 作を行うとともに当該フラグセルに対応するリフレッシ ュブロックの不揮発性メモリセルに対し読み出したデー タと同じデータを書き込むリフレッシュ動作を行い、フ ラグセルアレイに記憶されたデータを1番目から順に読 み出した結果、フラグセル最後のフラグセルに到達した 場合には全てのフラグセルが消去状態をとるよう消去動 10 作を行う。この結果、1024回のリフレッシュに対し てフラ<u>グセルの消去は一回で済む。</u>従って、フラグセル の消去回数は平均的な消去ブロックの消去回数とほぼー 致し、リフレッシュカウンタを不揮発性メモリで構成し たときの問題点である、書き込み/消去の集中が起こら なくなる。これは、バイナリカウンタをピット毎に分散 させた結果である。

【0035】第1の実施例はあたかも1チップ上に図7 の同路を全て登載した例を示しているかの様にみえる が、これに限る必要はない。これは複数チップにわけて 20 構成しても良いし、1、2を同一のメモリチップで、す なわちフラグセルアレイ 2 は一括消去ブロックEBの一 つ (例えばEB1025) として構成しても良い。

【0036】続いて、第1の実施例の変形例を述べる。 図8の (b) で、フラグセルFCを1列に並べた例を示 したが、これでは10ビット→1024ビットのデコー ダが必要になり現実的ではない。図10はこの問題を解 決したものであり、フラグセルアレイのピット選択の構 成を示している。すなわち、浮遊ゲートを有するMOS トランジスタ21を32×32のマトリクス状に並べ、 各々のMOSトランジスタ21の制御ゲートを接続した フラグセルアレイと、5ビット→32ビットデコーダ2 2、23と、読み出し回路24と書き込み回路25とか らなる。デコーダ22の出力はカラムゲート27を制御 しマトリクスの列を選択し、デコーダ23の出力はMO Sトランジスタ21のソース電位を制御し、マトリクス の行を選択する。フラグセルF Cは各々のMOSトラン ジスタ21に対応する。

【0037】フラグセルの読み出し時には、MOSトラ ンジスタ21の読み出し時及び書き込み時には全ての制 40 御ゲートに"H"レベルを印加し、選択されたセルのソ ースを接地、ドレインをカラムゲート27を介して読み 出し回路24もしくは書き込み回路25に接続する。消 去は全セルを一括して消去する。

【0038】続いて、第1の実施例の別の変形例を述べ る。図11は浮遊ゲートを有するMOSトランジスタ2 1を32×32のマトリクス状に並べ、通常のメモリと 同様の構成を取ったものである。図10に対応する要素 には同様の符号を付し、その説明は省略する。

るデコーダと不揮発性メモリセル (メモリセルアレイ1 内のセル) の選択に用いるデコーダとを共通にした例を 説明する。フラグセルアレイの構成は単一の出力線を介 して各フラグセルが接続されており、図8 (b) の構成 と同じである。不揮発性フラグセルは選択トランジスタ 31と浮遊ゲート型セルトランジスタ32を直列接続し たセル構造を有し、MOSトランジスタ32の制御ゲー トは共通ゲートとして一括して接続されており、書き込 み及び読み出しの時にこの共通ゲートは"H"になる。 セルトランジスタ32のソースは共通ソース線として一 括して接続されており、消去時はこの共通ソース線が高 電位に、それ以外の時は接地電位に固定される。 セルト ランジスタ32のドレインは選択トランジスタ31を介 して共通出力線OLに接続され、共通接続線OLは図示 しない読み出し回路及び書き込み回路に接続されてい る。選択トランジスタ31の制御ゲートはプリデコーダ 33の出力がインバータ35を介して接続されている。 また、プリデコーダ33の出力はレベルシフト回路34 を介してメモリセルアレイ1の各ワード線WLに接続さ れている。この構成では、リフレッシュブロックRB毎 にフラグセルF Cを有する際に、デコーダを共用する事 が可能となり、チップ面積の削減にも寄与する。

【0040】続いて、第2の実施例として消去ブロック とリフレッシュブロックとを一致させない例を示す。消 去ブロックの個数とリフレッシュブロックの個数は必ず しも一致させる必要はない。リフレッシュブロックの個 数を減らすと、1プロックに含まれる不揮発性メモリセ ルの個数が増加し、一回のリフレッシュにかかる時間が 増加するが、リフレッシュサイクルの回数を減らすこと ができる。このため、フラグセルの個数を減らすことが 可能となる。図13は2個の一括消去ブロックでリフレ ッシュブロックRBを構成した例である。このようにす ると、フラグセルの個数は512個となり、UARは9 ピット、LARは10ピットとなる。

【0041】図14は、ワード線一本単位でリフレッシ ュブロック及び一括消去ブロックを構成した第3の実施 例である。このばあい、フラグセルの個数は2048と なり、UARは11ヒット、LARは8ヒットとなる。 【0042】図15は、ワード線一本単位でリフレッシ ュブロックを構成し、ワード線2本単位で一括消去ブロ ックを構成した第4の実施例である。この場合、フラグ セルの個数は2048、UARは11ピット、LARは 8 ビットとなる。

【0043】第2、第3及び第4の実施例でも第1の実 施例と同様に、リフレッシュカウンタを不揮発性メモリ で構成したときの問題点である、書き込み/消去の集中 が起こらなくなる。

【0044】図16には、第5の実施例として本発明の メモリシステムの構成図を示してある。すなわち、4M 【0039】続いて、図12にフラグセルの選択に用い 50 ピットのメモリセルアレイ1と、フラグセルアレイ2

ップで構成する必要もない。つまり容量はどんなに大き くても小さくてもよく、複数チップにわたる半導体記憶 システムで本発明を用いても良い。

14

【0048】また、実施例では、M個のリフレッシュブロックに対応してM個(同数)のフラグセルを用いたが、これに限る必要はなく、M-1個以上ならばよい。M-1個のフラグセルの場合は、最後のリフレッシュブロックに対応するフラグセルが存在しなくなるが、これは、全てのフラグセルが"0"セルとなったことをもって検出できる。また、M+1以上のフラグセルを有する場合には余ったフラグセルを冗長セルとして、もしくは予備セルとして用いることができる。

[0049]

【発明の効果】以上説明したように、本発明を用いるとドレインディスターブ耐性のマージンが向上し、プログラム効率及び消去の高速化が図れる。また、フラグセルを不揮発性記憶としたことにより電源を切っても次にリフレッシュを行う番地を記憶しておくことが出来、さらに、各リフレッシュブロックに対応させて設けることによりフラグセルアレイに対する書き込み/消去の集中も起こらなくなる。

【図面の簡単な説明】

【図1】リフレッシュ動作を示すフローチャート。

【図2】複数の一括消去ブロックに区分されたメモリセルアレイを示す図。

【図3】本発明に用いる不揮発性メモリセルの断面図。

【図4】図3のメモリセルの動作電圧条件をまとめて示す図。

【図5】メモリセルアレイの詳細な回路図。

【図6】リフレッシュを用いた場合を従来例と比較した 図。

【図7】本発明の第1の実施例の構成を示す回路図。

【図8】本発明の第1の実施例の一部の構成を示す回路 図。

【図9】リフレッシュ制御回路4の動作説明図。

【図10】第1の実施例の変形例の構成を示す回路図。

【図11】第1の実施例の更に別の変形例の構成を示す 回路図。

【図12】第1の実施例の更に別の変形例の構成を示す回路図。

【図13】第2の実施例の構成を示す回路図。

【図14】第3の実施例の構成を示す回路図。

【図15】第4の実施例の構成を示す回路図。

【図16】第5の実施例の構成を示す回路図。 【符号の説明】


1…メモリセルアレイ、2…フラグセルアレイ、3…アドレスバッファ、4…リフレッシュ制御回路、5…ラッチ回路、AR…アドレスレジスタ、EB…一括消去ブロック。

と、アドレスバッファ3と、リフレッシュ制御回路4 と、8ビットラッチ回路5とアドレスレジスタARと、 データパス91と、アドレスパス92とからなる。メモ リセルアレイ1は1024個の一括消去ブロックEBか らなり、19ピットのアドレスMAのうち上位10ピッ トで一括消去ブロックのうちの一つが選択され、下位9 ビットで一括消去ブロック内のメモリセルのうち8個が 選択される。また、1024個のリフレッシュブロック に区分されており、この実施例ではリフレッシュプロッ クと一括消去ブロックは一致している。すなわち、19 10 ビットのアドレスMAのうち上位10ビットで一括消去 ブロックのうちの一つが選択される。フラグセルアレイ 2は内部に1024ビットの不揮発性フラグセルを有し 各々のフラグセルは順序づけされており、一括消去ブロ ックに対応する。アドレスバッファ3は外部から入力さ れた19ピットのアドレスをラッチし、内部アドレスと してアドレスMAを生成する。リフレッシュ制御回路4 は第1の実施例で示したような動作を行う。 ラッチ回路 5はリフレッシュ時に、リフレッシュ制御回路4の制御 の下でメモリセルアレイ1内のメモリセルのデータを読 20 み出し、一時的に格納する。アドレスレジスタARはリ フレッシュ動作を行う際に用いるアドレスを一時的に格 納するレジスタである。

【0045】リフレッシュ制御回路4は、フラグセルアレイに記憶されたデータを1番目から順に読み出し、最初に消去状態であるフラグセルに到達したら当該フラグセルが書き込み状態をとるよう書き込み動作を行うとともに当該フラグセルに対応するリフレッシュブロックの不揮発性メモリセルに対し読み出したデータと同じデータを書き込むリフレッシュ動作を行い、フラグセルアレ 30イに記憶されたデータを1番目から順に読み出した結果、フラグセル最後のフラグセルに到達した場合には全てのフラグセルが消去状態をとるよう消去動作を行う。この結果、1024回のリフレッシュに対してフラグセルの消去は一回で済む。従って、フラグセルの消去回数は平均的な消去ブロックの消去回数とほぼ一致し、リフレッシュカウンタを不揮発性メモリで構成したときの問題点である、書き込み/消去の集中が起こらなくなる。


【0046】本実施例はシステムであるため、複数チップにわけて構成しても良いし、1、2を同一のメモリチ 40ップで、すなわちフラグセルアレイ2は一括消去プロックEBの一つ(例えばEB1025)として構成しても良い。また、リフレッシュ制御回路4はマイクロコンピュータなどで構成しても良い。

【0047】以上、第1ないし第5の実施例としてドレインディスターブ耐性のマージンが大きな不揮発性半導体記憶装置およびこの記憶装置を用いた半導体記憶システムを述べた。このとき、セル容量は常に4Mビットと仮定したが、これに限る必要は全く無く、さらにワンチ




【図5】


【図3】




【図4】


	者含込み	消去	読み出し
コントロールゲート	10 V	-10 Y	5 V
ドレイン	5 V	open	17
ソース	0 V	5 V	0 V






【図8】 BL2048 BLI BL2 (a) { c } 9bit 【図11】







【図10】




[図12]




【図13】






【図15】



【図14】



【図16】

